Diskussion:NAND-Gatter

Eine mögliche Redundanz der Artikel NAND und NAND-Gatter wurde im Mai 2007 diskutiert (zugehörige Redundanzdiskussion). Bitte beachte dies vor der Anlage einer neuen Redundanzdiskussion.

Die Darstellung von XOR mit NAND Gattern ist falsch:

x XOR y ≡ (x NAND (y NAND y)) NAND ((x NAND x) NAND y)

Die richtige Darstellung lautet: x XOR y = (x NAND (x NAND y)) NAND (y NAND (x NAND y))

(Siehe z.B. http://www.howto24.de/wiki/index.php/Xor)

Beide Darstellungen sind richtig. Rechne es nach.

Ist es prinzipiell möglich, mit ausschliesslich NAND-Bausteinen jede Boolesche Funktion durch eine Schaltung zu realisieren?

Ja. --subsonic68 04:55, 18. Apr 2005 (CEST)

Ist da nicht eine AND-Schaltung abgebildet?

Hi. Das abgebildete Bauteil ist tatsächlich ein NAND-Gatter. Zu sehen an dem kleinen Kreis am Ausgang (rechts) des Gatters. Dieser Kreis bedeutet "Invertierung". Gruß, norro 16:21, 3. Dez 2005 (CET)

Bin ich blöd oder zeigt das Bild tatsächlich einen 1-Bit-Addierer? Und die genauere Bezeichnung von A, B, C, D, E wäre auch nicht schlecht. 212.202.210.253 Diskussion:NAND-Gatter#c-212.202.210.253-2007-07-17T00:28:00.000Z-4-Bit-Addierer11Beantworten

Das Bild zeigt einen 4-Bit-Addierer. Das lässt auf deine Frage eigentlich nur die erste Alternative zu... Mach mal einen Doppelklick auf das Bild, dann siehst du, wo sich der 4-Bit-Addierer versteckt. Und die Frage, was A, B, C, D, E hier bedeuten, ist dann auch geklärt... --Saluk Diskussion:NAND-Gatter#c-Saluk-2007-07-19T11:50:00.000Z-212.202.210.253-2007-07-17T00:28:00.000Z11Beantworten

Na, nicht so wirklich, Saluk, denn die Buchstaben tauchen ja im 4bitAddierer nicht wieder auf, also nur geometrischer Vergleich angesagt... vielleicht löst meine ergänzte BU zumindest das Verständnisproblem.--Ulf Diskussion:NAND-Gatter#c-Ulfbastel-2021-12-25T12:42:00.000Z-Saluk-2007-07-19T11:50:00.000Z11Beantworten

Keine Ahnung, auf welches Bild sich die 15 (!) Jahre alte Diskussion bezog Vorlage:Smiley/Wartung/;-)  --سلوك Saluk Diskussion:NAND-Gatter#c-Saluk-2022-01-31T13:51:00.000Z-Ulfbastel-2021-12-25T12:42:00.000Z11Beantworten

Das CMOS Nand unten ist falsch , die NMos Transistoren müssen in Serie und die PMOS Transistoren müssen parallel geschaltet sein.

Der Text passt auch nicht zum CMOS NAND passt auch nicht.

Wohl mit nor verklickt -> erledigt (danke für den Hinweis) --Biezl ✉ Diskussion:NAND-Gatter#c-Biezl-2008-07-24T13:42:00.000Z-CMOS11Beantworten

Da scheint ein Fehler zu sein: Das Bild unter Relaislogik scheint eine OR Schaltung zu sein wie http://de.wikipedia.org/w/index.php?title=Datei:Relay_or.svg&filetimestamp=20080720075627 und damit kein NAND --93.213.79.123 Diskussion:NAND-Gatter#c-93.213.79.123-2011-01-23T00:06:00.000Z-Relais-Schaltplan ist der Selbe wie von OR?11Beantworten

Ist schon richtig, allerdings fehlt zum Verständnis die (signalisierende) „Last“, die gegen Minus geschaltet ist. Ohne Last nimmt der Ausgang bei logisch 0 einen undefinierten Zustand an.--Ulf Diskussion:NAND-Gatter#c-Ulfbastel-2021-12-25T12:49:00.000Z-93.213.79.123-2011-01-23T00:06:00.000Z11Beantworten

Das De Morgan gesetzt für NAND und NOR könnte noch erwähnt werden. !(A NAND B) = !!(A AND B) = !(!A OR !B) = !A NOR !B Also praktisch äquivalent zu !(A AND B) = !A OR !B (nicht signierter Beitrag von 77.56.190.225 (Diskussion) Diskussion:NAND-Gatter#c-77.56.190.225-2012-11-28T21:28:00.000Z-De Morgan für NAND11)Beantworten